ARM的运动控制器ethercst最高能到多少轴

32轴。ARM控制器芯片硬件和软件是一颗芯片系统互相依存的两大部分。1.硬件。主控CPU：运算和控制核心。基带芯片基本构架采用微处理器+数字信号处理器(DSP)的结构，微处理器是整颗芯片的控制中心，会运行一个实时嵌入式操作系统(如NucleusPLUS)，DSP子系统负责基带处理。应用处理器则可能包括多颗微处理器，还有GPU。微处理器是ARM的不同系列的产品(也可以是x86架构)，可以是64位或者32位。处理器内部通过“内部总线”将CPU所有单元相连，其位宽可以是8-64位。

工控机arm和x86有什么区别

架构不同1）X86是CISC的典型代表2）ARM则是RISC最常见的处理器ARM相比X86：(1)因为有成熟的处理器IP可以直接加以利用，可以减少芯片的研发周期、降低开发难度，开发周期比较短，芯片做得针对性很强;(2)功耗低，嵌入式系统大多都是在很多特定场合使用的，譬如手持设备。(3)ARM处理器本身集成了丰富的常用控制器接口;X86没有提供控制器接口，通过南北桥扩展外设。ARM平台的架构比较简单，不需要太多的硬件电路,X86系统则比较复杂。(4)ARM处理器的外设空间是统一制定的，由存储器控制器进行管理;X86的外设空间由Mem和I/O这两套独立的空间构成，并分别由不同的控制器控制，结构略显复杂。(5)ARM采用先进的RISC技术，并辅上独特设计，保证其超低功耗的品质;X86因为其CISC结构，始终存在大功耗的毛病，并据此而伴随散热、噪声等一系列问题需要解决。(6)ARM作为先进的微控制器，芯片的集成度非常高，采用了SOC的设计思路，降低了系统的复杂度;X86集成度相对较低、结构庞大，造成的结果是无法在速度、可裁减性、稳定性等方面进行性能的总体提升。X86相比ARM：X86的CPU需要南桥和北桥来扩展内存控制器、PCI控制器、AGP控制器、ATA控制器、USB控制器等，这样系统结构复杂，但是扩展性很好，不适合专用设备，但是很适合通用设备，因此在PC和服务器中得到了广泛的应用。

请问ARM中中断向量控制器的工作模式？？

中断的工作原理及ARM中中断控制器的工作模式1. 首先介绍ARM内核的中断控制器的几种工作模式：1. 快中断是为支持数据传输或快速数据通道而设计的，为快速处理快中断。①快中断被设为最高中断优先级；②在快中断模式增设了7个私有工作寄存器，从而避免了由于主工作寄存器数据的保存和恢复而带来了额外开销；③快中断处理程序处于异常向量表的最后位置，因此可紧接异常向量表书写快中断处理程序，而不必进行程序跳转操作，避免了刷新指令流水线和高速缓存。软件中断是一种由用户设置的同步中断，由程序指令产生，不像硬件中断那样由外部事件触发。软件中断允许运行在用户模式的程序进入监督模式，并运行监督态下的函数。在 ARM7TDMI的硬件调试系统中，应用程序可利用软件中断来申请半自主式操作，例如，打开主机中的一个文件、向调试通道发送一个字符等等（这些操作必须依赖主机中C程序库才能运行，因此被称为半自主式的）。利用软件中断机制，可以直观和高效地仿真调试应用程序。另外，软件中断也可用于一般性的程序控制。2 .响应中断和中断返回（1）中断响应过程1） 保存CPSR到将要执行的异常中断的SPSR； 2）设置CPSR的值：设置CPSR相应位的值使处理器进入特定的处理器模式，按要求屏蔽中断；3）设置LR寄存器：将中断相应模式的LR寄存器的值设置为异常中断的返回地址；4）处理程序计数器PC：将PC值设为相应的中断向量的地址。（2）中断返回过程1）恢复CPSR：将保存在中断模式中的SPSR值赋给当前的CPSR； 2）将返回地址复制到PC：这样程序将返回到异常中断产生的下一条指令或出现问题的指令处执行。*中断的响应-返回流程图系统通常使用一个中断控制器把设备的中断集合在一起，然后再把信号传送到CPU的一个单一的中断管脚。这样可以节省CPU的中断管脚，也给系统设计带来了灵活性。中断控制器有掩码和状态寄存器，用于控制这些中断。设置掩码寄存器中相应的位，可以打开和禁止一个中断，读取状态寄存器可以返回系统中当前活动的中断。一些系统中的中断可能是硬连接的，例如实时时钟的间隔计时器可能永久地连接到中断控制器的第3管脚。但是，另一些管脚连接什么可能取决于在特定的ISA或者PCI插槽上插入的是什么控制卡。例如，中断控制器的第4管脚可能和第0号PCI插槽相连，某一天该槽上可能插的是一块以太网卡，另一天该槽上可能插的是一块SCSI控制卡。每一个系统都有它自己的中断中转机制，操作系统必须足够灵活才能处理它们。大多数现代的通用目的微处理器都用相同的方式处理中断。当发生硬件中断时，CPU停止它正在运行的指令，跳到内存中一个位置运行，这里或者就是中断处理代码，或者是一条指令，通过它可以跳到中断处理代码。这种代码通常在CPU的特殊模式（中断模式）下工作，通常，在这种模式下其它中断不能再产生。当然也有例外：一些CPU将中断划分级别，更高级别的中断可以中断低级的中断。这意味着必须非常小心地写第一级的中断处理程序。一般的中断处理程序通常都有自己的堆栈，当它被再次中断而进入另一个中断处理程序之前，用它来存放CPU的执行状态（CPU所有的通用寄存器和上下文）。一些CPU有一组只在中断模式下存在的寄存器，中断处理代码可以使用这些寄存器来存储它需要保存的大部分上下文信息。当中断被处理完以后，CPU恢复其状态，中断也随之结束。CPU会继续做它在中断发生之前做的事情。重要的是，中断处理程序必须尽可能地有效，通常操作系统不能太频繁地阻塞中断，也不能太长时间地阻塞中断。Linux中断处理子系统的一个主要任务就是把中断转送到（route）正确的中断处理代码段。这种代码必须了解系统的中断拓扑。例如，如果软驱控制器在中断控制器的第6管脚发生中断，它必须能识别出中断来自软驱，从而把它转送到软驱设备驱动程序的中断处理程序代码。Linux使用一组指针，每个指针指向一个数据结构，其中包含处理系统中断的例程地址。这些例程属于系统中设备的驱动程序，每一个设备驱动程序都必须在其初始化时请求它想要的中断。通常，在不同的体系结构中，甚至同一结构的不同系统中，中断的数目和对中断的处理方式都是不同的，Linux中断处理代码是和体系结构相关的。这意味着irq_action向量表的大小依赖于中断源的数目。当发生中断时，Linux必须首先通过读取系统的可编程中断控制器的状态寄存器，来确定中断的来源。然后把这个中断源转换成irq_action向量表中的偏移量。例如，来自软驱控制器的，从中断控制器第6管脚发出的中断，被转为中断处理程序向量表中的第7个指针。如果发生的中断没有对应的中断处理程序，Linux内核会记录下一个错误，否则，它会调用这个中断源对应的所有irqaction数据结构中的中断处理例程。当Linux内核调用设备驱动程序的中断处理例程时，中断处理例程必须有效地判断为什么被中断，并响应该中断。为了找出中断的原因，设备驱动程序会读取发出中断的设备的状态寄存器。设备可能回应：发生了一个错误或者完成了一个请求的操作。例如，软驱控制器可能报告它已经把软驱的读磁头定位到了软盘正确的扇区。一旦确定了中断的原因，设备驱动程序可能还需要做更多的工作。如果是这样，Linux内核有机制允许延迟这个操作，稍候进行。这可以避免让CPU在中断模式下花费太多时间。

ARM嵌入式控制系统和PLC控制系统的比较？各有哪些优缺点？谢谢！

ARM的主要应用领域是在嵌入式系统中（算是电子控制方向吧），当然可以是嵌入式控制系统中，作为一个微型的控制器或者一个数据处理功能（一般情况会用DSP）。主要特点是功耗低，这也是嵌入式系统的一个特点。而PLC主要用在电气控制方向，主要是大型机电设备，什么钢厂呀等工业领域，往往说道PLC就离不开变频器。PLC的控制器可以是ARM，X86等微控制器，具体是什么我也不清楚，据说都是这些东西。ARM用在嵌入式的原因是因为功耗和体积都很小，适合做嵌入式，比如手持检测仪表，机床的控制器等等。可以从系统电压的角度来区分。在有些领域选择两种控制器都是可以的。

请问ARM算是微控制器还是微处理器？

ARM不是单片机，准确来讲ARM是一种处理器的IP核。英国ARM公司开发出处理器结构后向其他芯片厂商授权制造，芯片厂商可以根据自己的需要进行结构与功能的调整，因此实际中使用的ARM处理器有很多种类，主要有三星、飞利浦、ATMEL、INTEL制造的几大类，功能与使用上均不相同。ARM处理器核还可以嵌入其他专用芯片中作为中央处理单元使用，例如飞利浦的MP3解码芯片就是采用ARM7核心的。ARM系列处理器很少集成片上硬件资源，更接近今天的处理器范畴，基本不被认为是单片机。

关于arm板上的 spi控制器 的工作原理

1. SPI控制器1.1 概述SPI总线是一种全双工串行同步通讯协议，SPI(Serial Peripheral Interface)串行外围接口能够支持串行数据传输，其包含两个独立的8/16/32位移位寄存器分别用于发送和接收。在SPI传输期间，数据同步发送(串行移出)和接收在(串行移入)。1.2 SPI控制器支持下面的特征1) 全双工，表示可以同时发送和接收。2) 用于发送和接收的8/16/32位移位寄存器。3) 8位预分频逻辑，由时钟配置寄存器的低八位决定。4) 3个时钟源，包括PCLK、USBCLK和Epll clock。5) 支持National Semiconductor Microwire的协议和Motorola的串行外设接口。6) 两个独立的发送和接收FIFO，each 16 samples deep by 32-bits wide。7) 支持主模式和从模式。8) 支持只接收没发送的操作。9) 发送/接收的最大频率为50MHZ，但在CPHA=1，且从发送模式时，最大频率为20MHz。1.3 信号描述S3C6410的SPI控制器和SPI接口的外部设备之间的外部信号有4个接口，这几个接口在SPI禁用的时候可以用作通用的GPIO口。XspiCLK：串行时钟信号，用于控制传输数据的时间，可作为输入和输出。XspiMISO：在主模式下，主设备通过此引脚获取从设备的输出引脚输出的数据，此时作为输入；在从模式下，主设备通过此引脚输出数据到从设备，此时作为输出。XspiMOSI：在主模式下，主设备通过此引脚输出数据给从设备，此时作为输出；在从模式下，主设备通过此引脚接收来之从设备输出的数据，此时作为输入。XspiCS：从选择信号，当此引脚为低电平的时候，所有的数据发送/接收顺序被执行。1.4 SPI的操作S3C6410的SPI接口在S3C6410和外设之间传输一位串行数据，S3C6410的SPI支持CPU或DMA分别发送或接收FIFO，并且支持同时双向传输数据。SPI有两个通道，分别为TX通道和RX通道，TX通道有一个从TX FIFO传输数据到外设的途径，RX通道有一个从外设接收数据到RX FIFO的途径。CPU或DMA如果要写数据到FIFO中，就必须先写数据到SPI_TX_DATA寄存器中，这样此寄存器中的内容就会自动移动到发送FIFO中，同样的道理；如果要从接收FIFO中读取数据，CPU或DMA就必须访问寄存器SPI_RX_DATA，紧接着，接收FIFO的数据就会自动移动到SPI_RX_DATA寄存器中。在此结合前面提到的移位寄存器，我们把数据寄存器、FIFO和移位寄存器的关系以图1体现：1.4.1 操作模式HS_SPI支持主和从这两个操作模式，在主模式中，主设备产生HS_SPICLK并且发送到外设。XspiCS信号用于选择从设备，当其为低电平时指示数据有效，也就是，在开始发送或者接收数据包之前必须先设置XspiCS为低电平。1.4.2 FIFO访问S3C6410的SPI支持CPU和DMA来访问FIFO，CPU和DMA访问FIFO数据的大小可以选择8/16/32位。如果选择8位的数据大小，有效的数据位为0位到7位。通过触发用于定义的阈值，CPU对FIFO的访问正常打开和关闭。每个FIFO的触发阈值可以设备为0到64字节中任何一个值。如果采用DMA访问，那么SPI_MODE_CFG寄存器的TxDMAOn或者RxDMAOn位必须置位，DMA访问只支持单传输和4突发式传输，在往TX FIFO发送数据时，DMA请求信号在FIFO满之前一直为高电平。在从RX FIFO接收数据时，只要FIFO非空，DMA请求信号都为高电平。1.4.3 RX FIFO中的结尾字节在中断模式下，RX FIFO中采样的数量小于阈值，或是在DMA的4突发式模式下，并且没有额外的数据被接收，这些留下的字节被称为结尾字节。为了从RX FIFO中移走这些字节，需要用到内部定时器和中断信号，基于APB总线时钟，内部时钟的值可以设置到1024个时钟。当此定时器的值变为0时，中断信号发生并且CPU能移走RX FIFO中的这些结尾字节。1.4.4 数据包数目控制在主模式下，SPI能够控制接收的数据包数量。如果要接收任何数目的数据包，只需要设置PACKET_CNT_REG寄存器，当接收到的数据包的数量和设置的一样时，SPI停止产生SPICLK，如果要重新装载此功能，需要强制性遵循软件或是硬件复位，其中软件复位能够清除除了特殊功能寄存器之外的所有寄存器，而硬件复位则清除所有的寄存器。1.4.5 片选控制XspiCS可以选择为手动控制或是自动控制。对于手动控制模式，需要对从选择信号控制寄存器CS_REG的AUTO_N_MANUAL位清零，此模式的XspiCS电平由此寄存器的NSSOUT位控制；对于自动控制模式，需要对从选择信号控制寄存器CS_REG的AUTO_N_MANUAL位置位，XspiCS电平被自动确定在包与包之前，其非活动期间有NCS_TIME_COUNT的值来决定，此模式下的NSSOUT是无效的，见下图：1.4.6 SPI传输格式为了支持不同传输特性的外围设备，S3C6410的SPI支持4种数据传输格式，这是由CPOL和CPHA来决定的，下面先来学习这两个概念。CPOL:CPOL(clock polarity)时钟极性控制位指定串行时钟是active high(也就是当SCLK时钟有效的时候为高电平的时候)还是active low(也就是当SCLK时钟有效的时候为低电平的时候)，此控制位对传输格式没有重大的影响。CPOL=0时，表示SCLK空闲时候为低电平；CPOL=1时，表示SCLK空闲的时候为高电平CPHA：CPHA(clock phase)时钟相位控制位选择两个不同的基础传输格式中的一种，CPHA表示数据采样的时刻，如果数据采样时刻对应是SCLK的第一个跳变沿，则CPHA=0；如果数据采样时刻对应是SCLK的第二个跳变沿，则CPHA=1。SPI主设备和从设备的时钟相位和极性应该一致，这样，SPI主设备就需要根据从设备的时钟相位和极性这两个特性来确定CPOL和CPHA的值了。在一些情况下，为了允许一个主设备和多个有不同要求的从设备通讯，需要主设备来改变时钟相位和极性的值。接下来，我们来学习SPI总线规范中CPHA=0和CPHA=1的传输格式第1个跳变沿：SCLK的第一个跳变沿，从设备的第一个数据位输入到主设备(也即锁存到主设备，这里的锁存也可以理解为采样)和主设备的第一个数据位输入到从设备(也即锁存到从设备)中。对于一些设备，只要从设备被选择，从设备数据输出引脚输出的数据的第一位是有效的，在这种格式中，在/SS引脚变低后的半个时钟周期就产生第一个跳变沿。SPI控制器部分CPOL=0，CPHA=0的时序图就属于这种情形第2个跳变沿：前面一个跳变沿从串行数据输入引脚锁存到主设备和从设备的数据位被移入到对应的移位寄存器的LSB或MSB，这由LSBFE位来决定。这样前面的两个跳变沿就完成了一个数据位的传输了，也说明了对应于一个跳变沿，发送和接收时同时进行的，而不是一个跳变沿对应发送，另一个跳变沿对应接收。第3个跳变沿：SPI主设备的下一位数据从输出引脚输入到从设备的输入引脚，与此同时，从设备的下一位数据从输出引脚输入到主设备的输入引脚，如此循环，此过程继续SCLK的16个跳变沿，可以总结出来的规律是：在跳变沿奇数的时候，数据被锁存到设备中，在跳变沿偶数的时候，数据被移入到移位寄存器中。这样在16个SCLK的跳变沿之后，之前在SPI主设备数据寄存器中的数据已经为移入到从设备数据寄存器中，而之前从设备数据寄存器中的数据已经移入到主设备的数据寄存器中了。一些设备在数据输出引脚输出的第一个数据位有效之前需要第一个SCK跳变沿，在第二个跳变沿的时候才同步数据输入到主设备和从设备中，在这种格式中，在8个时钟传输操作周期的开始的时候通过设置CPHA位(CPHA=1)来产生第一个跳变沿。第1个跳变沿：在SCK时钟同步延时半个周期后马上产生第一个跳变沿，此时主设备指示从设备发送其第一个数据位到主设备的数据输入引脚，但是此数据位并不是即将要发送的数据字节有效的数据位，S3C6410的SPI控制器的CPOL=0和CPHA=1的时序图如下：第2个跳变沿这是主设备和从设备的锁存跳变沿，也就是说在此跳变沿的时候，从设备的第一个数据位输入到主设备(也即锁存到主设备)和主设备的第一个数据位输入到从设备(也即锁存到从设备)中。第3个跳变沿：前面一个跳变沿从串行数据输入引脚锁存到主设备和从设备的数据位被移入到对应的移位寄存器的LSB或MSB，这由LSBFE位来决定，到此就完成了一个数据位的传输了。第4个跳变沿：SPI主设备的下一位数据从输出引脚输入到从设备的输入引脚，与此同时，从设备的下一位数据从输出引脚输入到主设备的输入引脚，如此循环，此过程继续SCLK的16个跳变沿，可以总结出来的规律是：在跳变沿偶数的时候，数据被锁存到设备中，在跳变沿奇数的时候，数据被移入到移位寄存器中。这样在16个SCLK的跳变沿之后，之前在SPI主设备数据寄存器中的数据已经为移入到从设备数据寄存器中，而之前从设备数据寄存器中的数据已经移入到主设备的数据寄存器中了。

嵌入式，ARM，STM32,区别是什么？我一直以为这些是一块芯片而已，求大神简单详解。。

一、产品不同

1.ARM：是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。

2.STM32：专为要求高性能、低成本、低功耗的嵌入式应用设计的ARM Cortex®-M0，M0+，M3, M4和M7内核。

二、特点不同

1.ARM：ARM的Jazelle技术使Java加速得到比基于软件的Java虚拟机(JVM)高得多的性能，和同等的非Java加速核相比功耗降低80%。

2.STM32：ARM32位Cortex-M3 CPU，最高工作频率72MHz，1.25DMIPS/MHz。单周期乘法和硬件除法。

三、优势不同

1.ARM：体积小、低功耗、低成本、高性能；支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；大量使用寄存器，指令执行速度更快。

2.STM32：集成嵌入式Flash和SRAM存储器的ARM Cortex-M3内核。和8/16位设备相比，ARM Cortex-M3 32位RISC处理器提供了更高的代码效率。STM32F103xx微控制器带有一个嵌入式的ARM核，所以可以兼容所有的ARM工具和软件。

参考资料来源：百度百科-ARM

参考资料来源：百度百科-stm32

工控领域按控制方式有几大控制器，如plc，嵌入式arm，DSP，FPGA等,分别能干什么？

PLC：亦可称之为可编程逻辑控制器，是一种具有微处理机的数字电子设备，用于自动化控制的数字逻辑控制器，可以将控制指令随时加载内存内储存与执行。嵌入式arm：是指一类微处理器的统称。适用于多种领域，比如嵌入控制、消费/教育类多媒体、DSP和移动式应用等DSP：即用数值计算的方式对信号进行加工的一种技术。也称之为数字信号处理。FPGA：即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

ARM技术，嵌入式系统，单片机的简介和区别

ARM技术是ARM公司的一个产品，是一种CPU架构。其它厂商购买ARM授权的IP后，可以自行添加其它外设，比如I2C/SPI/UART等等，制作成真正的处理器芯片，比如三星的SC2440、NXP的LPC22XX等等。嵌入式系统包括两部分：硬件和软件。其中：硬件是以嵌入式处理器为核心的真实的设备的电气连接；软件就是指嵌入式软件。单片机的全称是：单片微型计算机。是微型处理器的统称，包括楼主提到的ARM内核处理器，还有诸如51内核单片机、MSP430系列等等。

基于ARM的家居智能控制器

新航道不错，它是由英国官方考试局爱德思EDEXCEL亲自授权新航道的考点。那里提供的各种服务还是很全的，有A-level课程培训，因为是爱德思考试局亲自授权的考点，所以还可以在那里学完后参加考试。如果申请英国大学，不仅需要A-level成绩，大学要求有雅思成绩。新航道的雅思很出名，所以可以在新航道同时学习A-level课程和雅思。考出成绩后，那里有专业留学的顾问，可以指导并且帮忙申请。可在官网上了解：http://alevel.xhd.cn/